



**PROGRAMA DEL CURSO**  
**IF4000 - Arquitectura de Computadores**  
**II CICLO 2020**

## **1 Datos Generales**

- Sigla: IF4000
- Nombre: Arquitectura de Computadores
- Tipo de curso: Teórico-práctico
- Créditos: 3
- Horas lectivas: 5
- Requisitos: IF3000 Programación II
- Correquisitos: No tiene
- Ubicación en el plan de estudio: IV ciclo
- Suficiencia: No
- Modalidad: Virtual

## **2 Descripción**

El computador puede considerarse como una jerarquía de niveles, donde cada uno de ellos realiza una función bien definida. En este curso se estudia la arquitectura de un sistema computacional a través del análisis de cada uno de estos niveles. Se ofrece los conocimientos del funcionamiento lógico de las computadoras a partir de una microarquitectura hasta una arquitectura avanzada.

## **3 Objetivo General**

Comprender las implicaciones de las características de la arquitectura de los computadores sobre las aplicaciones que se ejecuten en él.



## 4 Objetivos Específicos

Al finalizar el curso el o la estudiante estará en capacidad de:

- Analizar la estructura por niveles de las computadoras digitales modernas, teniendo como base la máquina real.
- Estudiar de una manera profunda el diseño de los circuitos lógicos digitales comunes que se utilizan para construir componentes de computadoras, tales como CPU, Memorias, BIOS y la forma de cómo se realiza la conexión entre estos.
- Establecer la relación entre cada uno de los niveles de la arquitectura de un sistema computacional.

## 5 Contenidos

### 5.1. Aritmética en base “b”

5.1.1 Número binario y hexadecimal

5.1.2 Conversiones entre bases

5.1.3 Aritmética binaria

### 5.2. Organización de computadoras

5.2.1 Organización estructurada de computadoras

5.2.2 Generación de las computadoras

5.2.3 Procesadores

5.2.4 Memoria primaria

5.2.5 Memoria secundaria

5.2.6 Entrada/Salida

### 5.3. Nivel de Lógica Digital

5.3.1 Compuertas y álgebra booleana

5.3.2 Circuitos digitales básicos

5.3.3 Circuitos combinacionales y secuenciales



5.3.4 Memoria

5.3.5 Microprocesadores y buses

#### 5.4. Microprogramación

5.4.1 Arquitectura de un Microprocesador

5.4.2 Microprograma

5.4.3 Macroinstrucciones

5.4.4 Direccionamiento

5.4.5 Formato de instrucciones

5.4.6 Tipos de Instrucciones

5.4.7 Flujo de control

#### 5.5. Introducción Lenguaje ensamblador

5.5.1 El proceso de ensamblaje

5.5.2 Macros

5.5.3 Carga Dinámica y Enlace

5.5.4 Carga Dinámica y Enlace revisar

5.5.5 Pila y paso de parámetros

#### 5.6. Estudio de casos

5.6.1 Estudio de microprocesadores

5.6.2 Estudio de computadoras avanzadas

5.6.3 Estudio de máquina virtual

5.6.4 Microcontroladores y FPGA

## 6 Metodología

El curso es teórico práctico, donde el estudiante debe desarrollar problemas en grupo, que permita poner en práctica los conocimientos adquiridos, para los cuales dispondrá de software de simulación. Las prácticas y laboratorios serán definidas por parte del profesor el cual dará únicamente los lineamientos generales a seguir. El o los problemas escogidos y su solución aplicada deben ser expuestos por los grupos respectivos.



Debido a la situación que experimenta nuestro país con respecto a COVID-19, en la cual se ha declarado una emergencia nacional y según la Resolución VD-11489-2020 que indica que en el II ciclo del año 2020, las actividades académicas se desarrollarán bajo la modalidad virtual, se hace una modificación a la metodología del programa, quedando de la siguiente manera:

El curso presenta un eje de desarrollo teórico-práctico en una modalidad 100% virtual. La plataforma de Mediación Virtual será el sitio oficial para el desarrollo de las actividades de aprendizaje tanto síncronas (vídeo conferencias, el enlace será publicado en Mediación Virtual) como asíncronas. El medio de comunicación oficial es el correo institucional.

## 7 Evaluación

DESCRIPCIÓN	PORCENTAJE
Examen Parcial I	20%
Examen Parcial II	20%
Quices y Tareas	10%
Laboratorios	20%
Proyecto	20%
Investigación	10%

### 7.1 Consideraciones sobre la evaluación

- Según lo establecido en las resoluciones VD-R-8458-2009 y VD-R-9374-2016, se utilizará el entorno virtual de aprendizaje institucional Mediación Virtual (<https://mediacionvirtual.ucr.ac.cr>). El mismo se empleará para la entrega del programa del curso, material, enunciados de evaluaciones, entre otros, por parte del profesorado. En el caso del estudiantado, para el envío de entregables y/o realización de evaluaciones asociadas al curso.
- Según lo establecido en la resolución R-2664-2012, que establece el correo institucional con el dominio @ucr.ac.cr como la herramienta oficial para las comunicaciones de toda la comunidad universitaria. Se utilizará el correo institucional como medio oficial de comunicación entre docentes y estudiantes, por lo cual el estudiantado deberá tenerlo activo y revisarlo continuamente.



- Los criterios de calificación de cada evaluación serán especificados en el enunciado de la misma.
- Toda evaluación será comunicada al estudiantado del curso al menos 5 días hábiles antes de realizarse, a excepción de las pruebas cortas o “quices”, de acuerdo con lo especificado en los artículos 15 y 18 del Reglamento de Régimen Académico Estudiantil.
- En caso de ausencia a alguna evaluación, se procederá según lo establecido en el Artículo 24 del Reglamento de Régimen Académico Estudiantil.
- Ante la detección de una posible copia o plagio, total o parcial, en cualquier evaluación, se procederá de acuerdo con lo establecido en el Reglamento de Orden y Disciplina Estudiantil.
- Como parte de las lecturas de apoyo a los temas que se desarrollarán en clase, se utilizará al menos dos lecturas en idioma inglés. El objetivo principal de este aspecto es impulsar la comprensión de lectura. Debido a que hay estudiantes con diferente nivel lingüístico, los reportes y presentaciones para revisar el material leído se deben realizar en idioma español.
- Las fechas del cronograma están sujetas a cambio dependiendo del avance en los contenidos.
- Las sesiones de clase se desarrollaran de forma sincrónica y asincrónica según la estrategia didáctica para abordar los contenidos del curso. Con respecto a las actividades asincrónicas, entre ellas laboratorios, casos de estudio y proyectos, el profesorado dará el seguimiento correspondiente vía correo institucional, vía mensajería instantánea o mediante videollamadas de la plataforma Zoom u otras herramientas similares.

## 8 Docentes del curso

GRUPO	AULA	DOCENTE	HORARIO	CONSULTA
SEDE DEL ATLÁNTICO, RECINTO DE GUÁPILES				
01	Virtual	Mag Wilber Rodríguez Recinos wilber.rodriguezrecinosa@ucr.ac.cr	L 13 a 14:50 K 09 a 11:50	L 15 a 16:50 K 08 a 08:50
SEDE DEL ATLÁNTICO, RECINTO DE PARAÍSO				



GRUPO	AULA	DOCENTE	HORARIO	CONSULTA
21	Virtual	Msc José Luis Vásquez jose.vasquez@ucr.ac.cr	K 13 a 15:50 J 14 a 15:00	J 08 a 11:00
22	Virtual	Msc Andrés Meseguer Rojas andres.meseguer@ucr.ac.cr	K 17 a 19:50 M 14 a 15:00	L 17 a 19:50
<b>SEDE DEL ATLÁNTICO, RECINTO DE TURRIALBA</b>				
01	Virtual	Mag Allan Pérez Valverde allan.perez@ucr.ac.cr	M 08 a 09:50 V 09 a 11:50	L 09 a 12:00
<b>SEDE DEL CARIBE, AULA DESCONCENTRADA DE SIQUIRRES</b>				
01	Virtual	Lic. Itorino Espinoza Torrea itorino.espinoza@ucr.ac.cr	L 09 a 11:50 L 13 a 14:50	L 16 a 19:00
<b>SEDE DEL CARIBE, RECINTO DE LIMÓN</b>				
01	Virtual	Mag Fernando Leon M fernando.leonmartinez@ucr.ac.cr	S 09 a 11:50 S 13 a 14:50	V 16 a 18:50
<b>SEDE DE GUANACASTE, RECINTO DE LIBERIA</b>				
01	Virtual	Master Erick Chinchilla Vargas erick.chinchilla@ucr.ac.cr	K 07 a 9:50 V 07 a 08:50	L 12 a 13:50 M 12 a 12:50
<b>SEDE DE OCCIDENTE, RECINTO DE GRECIA</b>				
01	Virtual	Mag. Rafael García Chévez rafael.garciachevez@ucr.ac.cr	L 15 a 16:50 J 13 a 15:50	L 17 a 18:50 J 17 a 17:50
<b>SEDE DE OCCIDENTE, RECINTO DE SAN RAMÓN</b>				
01	Virtual	Pendiente Pendiente	K 10 a 11:50 V 09 a 11:50	Pendiente
<b>SEDE DEL PACÍFICO</b>				
01	Virtual	MCi Karol Sugeil Sánchez Pérez karol.sanchez@ucr.ac.cr	K 09 a 11:50 V 08 a 09:50	V 10 a 11:50
02	Virtual	Dra Susan Chen Mok susan.chen@ucr.ac.cr	K 13 a 15:50 V 8 a 10:00	V 08 a 12:00
<b>SEDE DEL SUR</b>				
01	Virtual	Mag. Mainor Cruz Alvarado mainor.cruz@ucr.ac.cr	M 09 a 11:50 V 10 a 11:50	M 08 a 09:00 V 08 a 10:00



## 9 Cronograma

SEM	FECHA	TEMA O ACTIVIDAD
01	10 - 15 AGO	Introducción a los computadores
02	17 - 22 AGO	Nivel de Lógica Digital
03	24 - 29 AGO	Nivel de Lógica Digital
04	31 - 05 SET	Nivel de Lógica Digital
05	07 - 12 SET	Nivel de Lógica Digital
06	14 - 19 SET	Nivel de Lógica Digital
07	21 - 26 SET	Organización de computadoras-Primera Lectura (Elaheh Sadredini and Skadron2019, Elaheh Sadredini and Skadron2019)
08	28 - 03 OCT	Organización de computadoras
09	05 - 10 OCT	Nivel de Microprogramación-Examen Parcial I
10	12 - 17 OCT	Nivel de Microprogramación-Nivel de máquina convencional
11	19 - 24 OCT	Nivel del Lenguaje ensamblador-Segunda Lectura
12	26 - 31 OCT	Nivel del Lenguaje ensamblador
13	02 - 07 NOV	Nivel de máquina virtual de alto nivel
14	09 - 14 NOV	Nivel de máquina virtual de alto nivel
15	16 - 21 NOV	Estudio de casos
16	23 - 28 NOV	Examen Parcial II
17	30 - 05 DIC	Entrega de Notas
18	07 - 12 DIC	Ampliación



## 10 Acreditación

La Carrera Bachillerato en Informática Empresarial está acreditada por el Sistema Nacional de Acreditación de la Educación Superior (SINAES) en el periodo comprendido entre el 10 de diciembre del 2019 al 3 de diciembre del 2023 (ACUERDO-CNA-400-2019) en las siguientes Sedes y Recintos:

- Sede Regional del Atlántico, Recinto de Guápiles
- Sede Regional del Atlántico, Recinto de Paraíso
- Sede Regional del Atlántico, Recinto de Turrialba
- Sede Regional del Caribe, Recinto de Limón
- Sede Regional de Guanacaste, Recinto de Liberia
- Sede Regional de Occidente, Recinto de Grecia
- Sede Regional de Occidente, Recinto de San Ramón
- Sede Regional del Pacífico



## Referencias obligatorias

- Abel, P. (1996). *Lenguaje Ensamblador y programación para PC IBM y Compatibles*. Pearson Educación. Tercera Edición.
- Brey, B. (2001). *Los microprocesadores Intel*. Prentice Hall. Quinta Edición.
- Elaheh Sadredini, Reza Rahimi, V. V. M. S. and Skadron, K. (2019). *A Scalable and Efficient In-Memory Interconnect Architecture for Automata Processing*. IEEE Computer Architecture Letters.
- Englander, I. (2002). *Arquitectura Computacional*. México.
- Floyd. *Fundamentos de Sistemas Digitales*.
- Hwang, K. . F. A. B. (1984). *Parallel Computer Architecture*. McGraw-Hill.
- Mano, M. (2002a). *Arquitectura de Computadoras*. Prentice Hall. Tercera Edición.
- Mano, M. (2002b). *Lógica Digital y Diseño de Computadoras*. CECSA, Primera Edición.
- Maxfield, C. (2004). *The Design Warrior's Guide to FPGAs*. Elsevier.
- Segura-Castillo, M. A. and Quirós-Acuña, M. (2019). Desde el diseño universal para el aprendizaje: el estudiantado al aprender se evalúa y al evaluarle aprende. *Revista Educación*, 43(1):1–20.





- Stallings, W. (2000). *Arquitectura de Computadoras*. Prentice Hall.
- Tanenbaum, A. (2001). *Organización de Computadores, un enfoque estructurado*. Prentice Hall. Cuarta Edición.
- Tocci, R. J. (2003). *Sistemas computacionales. Principios y aplicaciones*. Pearson Educación. Octava Edición.
- YU-CHENG, LIU 'I&' GLEN, A. G. (1983). *MicroComputer Systems: THE 8086 /8088 FAMILY*. Prentice Hall.

## Referencias secundarias

- Irvine, K. (2011). *Assembly Language for x86 Processors*. Prentice Hall. Sexta Edición.